ELEC101 (ESAC) - Numérique

Module 1ère année

Année 2023-2024

 

Responsable du module - Partie Numérique

Laurent Sauvage

3B32
9327

laurent.sauvage@telecom-paris.fr

Inspection des études

Emilie Adam

2C38
9370

emilie.adam@telecom-paris.fr

TODO consignes

Programme

Séances Thème 1 Pratiques
(1) La logique combinatoire Construction et performances des portes CMOS Pratique de SystemVerilog pour la logique combinatoire
(2) La logique séquentielle synchrone Construction d'éléments de la logique synchrone Pratique de SystemVerilog pour la logique séquentielle synchrone
(3) Les FPGAs Les FPGA Traitement du signal en temps réel sur FPGA
Les trois séances contienne des parties Cours, TD et TP.

Modalité de contrôle d'évaluation

QCMs et Contrôle continu.